AIGC動態(tài)歡迎閱讀

原標(biāo)題：中科大/華為諾亞出手！芯片性能≠布局評分，EDA物理設(shè)計(jì)框架全面開源
關(guān)鍵字：報告,華為,布局,算法,芯片
文章來源：量子位
內(nèi)容字?jǐn)?shù)：0字

內(nèi)容摘要：

ChipBench團(tuán)隊(duì) 投稿量子位 | 公眾號 QbitAI芯片物理布局，有了直指性能指標(biāo)的新測評標(biāo)準(zhǔn)！
中科大MIRA Lab和華為諾亞方舟實(shí)驗(yàn)室聯(lián)合發(fā)布了新的評估框架和數(shù)據(jù)集，而且完全開源。
有了這套標(biāo)準(zhǔn)，布局指標(biāo)與最終的端到端性能不一致、得分高而PPA性能卻偏低的問題，就有望得到解決了。
在芯片設(shè)計(jì)當(dāng)中，電子設(shè)計(jì)自動化（EDA）是至關(guān)重要的一環(huán)，在業(yè)界被稱為“芯片之母”，而芯片物理布局（Placement）又是其中的關(guān)鍵步驟。
芯片物理布局問題是一個NP-hard問題，人們嘗試著通過AI來進(jìn)行這項(xiàng)工作，但缺乏一個有效的評測標(biāo)準(zhǔn)。
傳統(tǒng)的評估尺度——代理指標(biāo)雖然易于計(jì)算，但常常與芯片最終的端到端性能存在顯著差異。
為了彌補(bǔ)這一鴻溝，中科大MIRA Lab和華為諾亞方舟實(shí)驗(yàn)室聯(lián)合發(fā)布了這個名為ChiPBench的評估框架，以及相關(guān)數(shù)據(jù)集。
隨著ChiPBench的上線，作者也發(fā)現(xiàn)了當(dāng)前芯片布局算法存在很多不足，提醒相關(guān)研究人員是時候研發(fā)新算法了。
芯片設(shè)計(jì)流程面臨挑戰(zhàn)根據(jù)“摩爾定律”，集成電路（IC）的規(guī)模發(fā)生了指數(shù)級增長，對芯片設(shè)計(jì)帶來了前所未有的挑戰(zhàn)。
為了應(yīng)對這種日益增長的復(fù)雜

原文鏈接：中科大/華為諾亞出手！芯片性能≠布局評分，EDA物理設(shè)計(jì)框架全面開源

聯(lián)系作者

文章來源：量子位
作者微信：
作者簡介：