一種高效時間驅動的全局布局算法。

原標題：聯手華為諾亞，南大LAMDA組獲EDA頂會DATE 2025最佳論文
文章來源：機器之心
內容字數：10206字

學團隊在DATE 2025會議上獲得最佳論文獎

近日，學人工智能學院LAMDA組錢超教授團隊在歐洲設計自動化與測試會議（DATE 2025）上憑借論文《Timing-Driven Global Placement by Efficient Critical Path Extraction》榮獲最佳論文獎。該論文由學與華為諾亞方舟實驗室合作完成，第一作者侍昀琦、四作林熙、五作薛軻分別為學碩士生、本科生和博士生，錢超教授為通訊作者。

1. 論文核心：高效的時序驅動全局布局

論文針對大規模芯片標準單元的全局布局問題，提出了一種高效的關鍵路徑提取技術。該技術能夠覆蓋所有時序違例端點，精確建模時序目標，并在優化時兼顧布線長度、布局密度和時序等多個目標。與業界最先進算法相比，新方法在關鍵時序指標TNS和WNS上分別提升了40.5%和8.3%。

2. 技術創新：細粒度引腳到引腳吸引力模型

傳統方法通過調整網絡權重間接優化時序，存在信息利用不足的問題。該研究創新性地引入了細粒度的引腳到引腳吸引力模型，直接針對時序指標進行優化。這種方法能夠使關鍵路徑上的引腳靠得更近，從而減少線路延遲并提高時序性能。

3. 高效的關鍵路徑提取方法

論文提出了一種高效的關鍵路徑提取方法report_timing_endpoint (n，k)，能夠快速捕捉全面的時序信息，其速度比默認的時序分析工具提升了6倍。該方法通過選擇性地分配權重，更精細地控制優化過程。

4. 二次歐幾里得距離損失函數

為了實現有效的優化，論文設計了一種與最終時序指標緊密對齊的二次歐幾里得距離損失函數。實驗結果表明，該損失函數比HPWL損失和歐幾里得距離損失更有效，能夠促成單元的更均勻分布，并保持更一致的線段長度。

5. GPU加速的時序驅動全局布局框架

研究人員基于開源布局器DREAMPlace 4.0開發了GPU加速的時序驅動全局布局器。該框架結合了細粒度的引腳到引腳吸引力、高效的關鍵路徑提取方法和二次歐幾里得距離損失，實現了顯著的性能提升。

6. 實驗結果：顯著優于現有方法

實驗結果表明，新方法在TNS和WNS指標上均顯著優于包括DREAMPlace 4.0在內的現有方法，平均提升幅度達40.5%和8.3%。這證明了該方法在解決大規模芯片設計時序問題上的有效性。

7. 未來展望：AI賦能EDA技術

學LAMDA組致力于AI賦能EDA技術的研究，希望通過先進的芯片設計方法來緩解先進制造工藝的局限性。該團隊此前已在芯片設計領域取得多項突破性成果。

聯系作者

文章來源：機器之心
作者微信：
作者簡介：專業的人工智能媒體和產業服務平臺